“IGBT和碳化硅（SiC）模塊的開關特性受到許多外部參數的影響，例如電壓、電流、溫度、柵極配置和雜散元件。本系列文章將重點討論直流鏈路環路電感（DC−Link loop inductance）和柵極環路電感（Gate loop inductance）對VE‑Trac IGBT和EliteSiC Power功率模塊開關特性的影響，本文為第二部分，將主要討論柵極環路電感影響分析。
”IGBT和碳化硅（SiC）模塊的開關特性受到許多外部參數的影響，例如電壓、電流、溫度、柵極配置和雜散元件。本系列文章將重點討論直流鏈路環路電感（DC−Link loop inductance）和柵極環路電感（Gate loop inductance）對VE‑Trac IGBT和EliteSiC Power功率模塊開關特性的影響，本文為第二部分，將主要討論柵極環路電感影響分析。
測試設置
雙脈沖測試 (Double Pulse Test ，DPT) 采用不同的設置來分析SiC和IGBT模塊的開關特性。如表1所示，對于直流鏈路環路電感影響分析，可在直流鏈路電容和模塊之間添加母線來進行。對于柵極環路電感影響分析，如表10所示，在柵極驅動板和模塊之間添加外部插座或電線。為了研究模塊的開關特性，本次測試使用 900V、1.7mQ EliteSiC Power功率模塊 (NVXR17S90M2SPC)和 750V Field Stop 4 VE－Trac Direct模塊 (NVH950S75L4SPB) 作為待測器件(DUT)。
圖 1. 雙脈沖測試設置
IGBT的開關特性與柵極環路電感(LG)的關系
柵極環路電感會對開關特性造成影響。針對NVH950S75L4SPB模塊，在滿足以下條件的情況下進行了雙脈沖測試。
DUT: 低邊FS4 750V 950A IGBT 模塊 (NVH950S75L4SPB)
VDC = 400 V
IC = 600 A
VGE = +15/−8 V
RG(on) = 4.0 Q
RG(off) = 12.0 Q
Tvj= 25℃
表10顯示了三種不同的柵極環路電感與開關特性之間的測試配置。在柵極驅動器和模塊之間添加了外部插座或延長線，以模擬在柵極環路上增加的電感。
表 10. 柵極環路電感測試設置
圖10顯示了在IGBT導通階段，不同柵極環路測試配置下的波形對比，總結的特性如表11中所述。較長的柵極環路測試設置顯示出較低的Eon值以及更快的di/dt。柵極環路電感主要由柵極環路長度引起。在開始導通時，柵極環路電感能夠減緩升流（rising current）速度。當柵極電壓達到米勒平臺時，環路電感充當電流源（current source），該電流源通過向柵極提供更多電流來加快di/dt的變化。相較于直流鏈路環路，柵極環路長度對導通特性的影響較小。同時，更高的柵極環路電感會增加柵極電壓的過沖，這可能會因 RG 而失去可控性。
圖11展示了在IGBT關斷期間，不同柵極環路電感設置下的波形對比。總結出的特性如表12所述。關斷特性相比于導通特性受到的影響較小。在關斷初期，由柵極回路電感引起的下沖電壓略有不同，但并不會對關斷特性造成實質性影響。當柵極電壓達到米勒平臺階段時，dV/dt和di/dt會因下沖電壓而略有變化，但在短時間內會被柵極灌電流迅速恢復。
圖 10. IGBT導通波形與柵極環路電感(LG)的關系
表 11. 總結：IGBT導通特性與柵極環路電感
圖11展示了在IGBT關斷期間，不同柵極環路電感設置下的波形對比。總結出的特性如表12所述。關斷特性相比于導通特性受到的影響較小。在關斷初期，由柵極回路電感引起的下沖電壓略有不同，但并不會對關斷特性造成實質性影響。當柵極電壓達到米勒平臺階段時，dV/dt和di/dt會因下沖電壓而略有變化，但在短時間內會被柵極灌電流迅速恢復。
圖 11. IGBT關斷波形與柵極環路電感(LG)的關系
表 12. 總結：IGBT關斷特性與柵極環路電感(LG)
SiC MOSFET開關特性與柵極環路電感(LG)的關系
本小節分析了不同柵極環路電感(LG)對SiC MOSFET 開關特性的影響。在與表 10 相同的測試條件下，對 NVXR17S90M2SPC 模塊進行了雙脈沖測試，測試條件如下。
DUT: 低邊NVXR17S90M2SPC
VDC = 400 V
IC = 600 A
VGE = +18/−5 V
RG(on) = 3.9 Q
RG(off) = 1.8 Q
Tvj= 25℃
圖 12 顯示了 SiC MOSFET 導通期間，柵極環路測試不同設置下的波形比較，表 13 對其特性進行了總結。與 IGBT 的情況一樣，較長的柵極環路測試條件下，較快的 di/dt 導致較低的 Eon 和較高的 VSD_peak峰值電壓。
圖 12. SiC MOSFET導通波形與柵極環路電感(LG)的關系
表 13. 總結：SiC MOSFET 導通特性與柵極環路電感
圖13展示了在SiC MOSFET關斷期間，不同柵極環路電感設置下的波形對比。總結出的特性如表14中所述。在測試時，若使用較高的柵極環路電感，即使VDS過沖電壓增大，也會反應出較快的di/dt及較低的Eoff。關斷后，可作為電磁干擾(EMI)噪聲源的ID振蕩幅度取決于柵極環路的長度。
圖 13. SiC MOSFET關斷波形與柵極環路電感(LG)的關系
表 14. 總結：SiC MOSFET關斷特性與柵極環路電感
總結
在本應用筆記中分析了電感對IGBT和SiC MOSFET模塊開關特性的影響。較高的直流鏈路環路電感設置會在Eoff和Err較高時導致較低的Eon。此外，結果顯示，在23nH和37nH測試設置之間的總開關損耗差距小于2mJ。這可能會讓人誤認為雜散電感對開關損耗影響不大。然而，為了符合RBSOA和EMC的要求，調整外部柵極電阻（RG）或其他系統參數很有必要，盡管這樣做會犧牲 di/dt 的可控性并且增加開關損耗。圖14和圖15展示了在優化外部RG前后，直流鏈路環路電感條件下IGBT和SiC的開關損耗情況。在優化外部RG之前，采用較高的直流鏈路環路電感設置，總開關損耗相似，但在針對系統性能優化外部RG之后，當直流鏈路環路電感從23nH變為37nH時，IGBT和SiC案例中的總損耗分別增加了20%和92%。
圖 14. IGBT 總損耗比較
圖 15. SiC MOSFET 總開關損耗比較
較高的柵極環路電感設置在米勒平臺效應后，通過電感效應帶來稍快的導通瞬態。從開關損耗的角度來看，其影響比直流鏈路環路電感要小一些。由于不希望出現柵極過沖現象，較高的柵極環路電感會導致柵極控制能力降低。從短路情況來看，這種電感會拉高柵極電壓，因此，通過增加柵極電壓可以縮短短路耐受時間。此外，較長的柵極環路可以充當天線，電磁噪聲抗干擾能力差，并且可能對其他電路產生干擾。
IGBT 開關損耗與柵極環路電感的關系
總之，最小化直流鏈路和柵極環路電感對于IGBT/SiC的開關應用是必要的，在滿足可控性和電磁兼容性的同時獲得更低的開關損耗。
猜你喜歡
中電網官方微博