电影一区二区三区_亚洲激情二区_亚洲欧洲成人av每日更新_91超碰国产在线

設為首頁網站地圖加入收藏

首頁
新聞
新品
文庫
方案
視頻
下載
商城
開發板
數據中心
在線座談
培訓
工具
博客
論壇
百科
GEC
活動
主題月
萬花筒

應用開發

VR/無人機| 智能照明| 智能家居| 工業自動化| 測試測量| 人工智能| 碳化硅/氮化鎵| 智能電源及能源| 智能可穿戴| 智能手機| 智能醫療及看護| 通信及物聯網| 智能交通及汽車

↓在全部中搜索到 190 條關于“SystemVerilog”的信息，用時:0.039 sec.

Xilinx發布以IP及系統為中心的新一代顛覆性設計環境Vivado設計套件

全球可編程平臺領導廠商賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）今天公開發布以 IP及系統為中心的新一代顛覆性設計環境 Vivado 設計套件，致力于在未來十年加速“All Programmable”器件的設計生產力。Vivado不僅能加速可編程邏輯和 IO 的設計速度，而且還可提高可編程系統的集成度和實現速度，讓器...
All ProgrammableVivadoXilinx 2012-04-26

Synopsys推出基于全新VIPER架構的DiscoveryTM系列驗證知識產權

全球領先的電子器件和系統設計、驗證和制造軟件及知識產權（IP）供應商新思科技有限公司（Synopsys, Inc.，納斯達克股票市場代碼：SNPS）日前宣布：推出基于全新VIPER架構的DiscoveryTM 系列驗證知識產權（Verification IP，簡稱VIP）。它完全采用SystemVerilog語言編寫，并對UVM、VMM和OVM方法...
DiscoveryTMSynopsysVIPER 2012-03-14

SpringSoft推出第三代偵錯平臺Verdi

全球EDA領導廠商SpringSoft公司，今天發表該公司第三代自動化IC設計偵錯產品。新的Verdi3產品讓用戶借由自定功能、定制環境以及增強工具間的互操作性來建立完整的IC偵錯平臺，該產品同時也具備新一代軟件架構以增加產品效能與容量的提升。為了解決日益復雜的數字IC設計與驗證環境，現有的偵錯解決方案...
SpringSoftVerdi第三代偵錯平臺 2012-03-08

Coding Style【一】Verilog-2001新增特性

Verilog-2001標準在2001年就發布了，不過翻了一些Verilog書籍，對Verilog-2001的新增特性很少有提及，即使提到了，也只是寥寥數語帶過，其實在Verilog-2001中做了很多有用的改進，給編程帶來很大的幫助，有必要詳細了解。 ...
2009-11-23

我的FPGA學習歷程（轉）

回想起自己學FPGA，已經有一段時間了，從開始的茫然，到后來的瘋狂看書，設計開發板，調電路，練習各種FPGA實例，到最后能獨立完成項目，一路走來，感受頗多，拿出來和大家分享，順便介紹下自己的一點經驗所得，希望對初學者有所幫助。　　廢話不...
2009-11-23

轉fpga學習經驗

回想起自己學FPGA，已經有一段時間了，從開始的茫然，到后來的瘋狂看書，設計開發板，調電路，練習各種FPGA實例，到最后能獨立完成項目，一路走來，感受頗多，拿出來和大家分享，順便介紹下自己的一點經驗所得，希望對初學者有所幫助。　　廢話不說了，下面進入正題，學習FPGA我主要經歷了這么幾個階段...
2009-09-18

Cadence Incisive驗證IP產品組合為開發者提供更多價值

全球電子設計創新領先企業Cadence設計系統公司宣布推出一個新的單許可證模型，它授予驗證團隊使用眾多Cadence Incisive 驗證IP（VIP）產品的權限。該單許可證模型使驗證團隊可以靈活地、低成本高效益地使用符合開放驗證方法學（OVM）的、多語言的數十種常用協議的VIP。在這一新模型下，用戶購買單個...
Cadence Incisive單許可證模型驗證IP產品組合 2009-02-25

Cadence 推出對應OVM的高級測試平臺驗證IP

Cadence 設計系統公司推出首批兩款對應開放式驗證方法學（OVM）的高級測試平臺驗證IP（VIP）產品。這些改進能夠讓迅猛發展的OVM用戶團體輕松獲得Cadence指標導向型驗證解決方案，可預測地實現高質量驗證閉合。AMBA 3 AXI 和AMBA AHB VIP已經在數百種設計中得以證明，現在作為多語言的通用驗證組件（Uni...
OVM驗證IP高級測試平臺 2008-06-12

CADENCE改進型驗證型設計流程提高邏輯設計師效率

Cadence宣布其Cadence Logic Design Team Solution的"驗證型設計"組件已經過改良，為邏輯設計師大幅提高了工作效率。這些新功能能夠明顯克服主要的驗證瓶頸，這些瓶頸已經對開發過程初期對基于斷言的驗證方法的有效應用造成了阻礙。致力于基于斷言的驗證方法的邏輯設計師如今可以在基于Syst...
改進型驗證型設計流程邏輯設計 2007-06-12

--BBS主題帖: SystemC--一種系統級描述語言

到目前為止，成為IEEE標準的硬件描述語言有兩個：VHDL與 Verilog HDL。VHDL的英文全文為VHSIC Hardware description language，其中VHSIC指Very High Speed Integrated Circuit，它出現于1980年，并于 1987年開始成為IEEE標準，稱為IEEE Std.1176。Verilog HDL語言出現于1983年，并于1995年成為IEEE標準...
2003-11-05

1... 上一頁 9 10 11 12 13 14 15 16 17 18 19

關鍵字搜索分類查看

新聞(23)

論壇帖子(110)

博客日志(29)

主站蜘蛛池模板：武威市| 巍山| 兴化市| 房产| 华容县| 靖江市| 刚察县| 保康县| 米易县| 贞丰县| 会理县| 浮山县| 保德县| 塔城市| 中江县| 灵川县| 寿光市| 武山县| 行唐县| 赣州市| 正镶白旗| 江孜县| 阳城县| 麟游县| 乌鲁木齐市| 济阳县| 秦皇岛市| 玛纳斯县| 南川市| 东宁县| 昌邑市| 肃宁县| 西平县| 科尔| 呼玛县| 延寿县| 肇东市| 遵义市| 光山县| 柯坪县| 都兰县|