Cadence設(shè)計系統(tǒng)公司與Mentor Graphics公司宣布"開放式驗證方法學(xué)(Open Verification Methodology ,OVM)即日上市,該技術(shù)最近剛剛被《電子設(shè)計》雜志評為2007年最佳EDA技術(shù)大獎。該技術(shù)根據(jù)標準的開放源代碼Apache 2.0 授權(quán)協(xié)議發(fā)布,其OVM源代碼、文件和使用用例都可以在http://www.ovmworld.o... (來源:新品頻道)
開放式驗證方法學(xué)技術(shù)SystemVerilog方法學(xué) 2008-1-15 11:43
Cadence設(shè)計系統(tǒng)公司發(fā)布了面向無線和消費電子系統(tǒng)級芯片(SoC)設(shè)計的業(yè)界最全面的商用的驗證錦囊,幫助工程師們采用先進的驗證技術(shù),減少風(fēng)險和應(yīng)用難度,以滿足上市時間要求。 Cadence SoC功能驗證錦囊提供了一種經(jīng)過驗證的端到端方法學(xué),它從模塊級驗證延伸至芯片和系統(tǒng)級高級驗證,并包含用于實現(xiàn)... (來源:新品頻道)
驗證錦囊 2007-8-28 11:43
Cadence設(shè)計系統(tǒng)公司發(fā)布了首個低功耗設(shè)計"錦囊",使處于不同經(jīng)驗水平的工程師,均可以最小的風(fēng)險、成本和開發(fā)時間來采用低功耗技術(shù)。做為Cadence低功耗設(shè)計解決方案的補充,Cadence 低功耗設(shè)計方法學(xué)錦囊(Cadence Low-Power Methodology Kit) 提供了一個覆蓋邏輯設(shè)計、功能驗證和物理實現(xiàn)的... (來源:新品頻道)
設(shè)計方法學(xué)錦囊消費電子設(shè)計 2007-5-16 15:40