前往首頁 聯系我們 網站地圖
北大verilog課件,北大微電子學系于敦山編寫 1.介紹Verilog HDL 2.介紹Cadence Verilog仿真器 3.邏輯綜合的介紹 4.可綜合的Verilog HDL 5.設計約束( Constraint)設計優化 產生并分析報告 6.自動布局布線工具(Silicon Ensemble)簡介 (來源:下載頻道)
網絡資源 2007-9-13 13:34
中電網 中國電子行業研發工程師一站式服務平臺
關于中電網 廣告招商 聯系我們 招聘信息 友情鏈接 中電網導航 手機中電網 中電網官方微博
Copyright © 2000-2025 中電網 版權所有 京ICP備19016262號-2 京公網安備 11010802037127號
Tel: 010-53682288, 0755-33322333 Fax: 0755-33322099