前往首頁 聯系我們 網站地圖
Cadence設計系統公司與領先的ASIC和硅智產（SIP）無晶圓IC設計公司智原科技宣布智原已經采用Cadence VoltageStorm 功率分析技術進行低功耗簽收，并支持智原的尖端低功耗設計。智原使用VoltageStorm的靜態和動態功率分析檢驗其高級低功耗設計技術，包括功率門控、去耦合電容優化和多電源多電壓（MSMV）規... （來源：新品頻道）
CADENCE VOLTAGESTORM低功耗簽收 2007-11-16 11:19
Cadence設計系統公司與臺積電宣布Cadence正在為TSMC參考流程8.0提供重要功能。這種新的參考流程解決了45納米的設計難題，為晶粒內變異提供了統計時序分析、與自動化的可制造性設計（DFM）熱點修整，以及新的動態低功耗設計方法學。 參考流程8.0版是TSMC的最新一代設計方法學，能夠提高成品率、降低風險... （來源：新品頻道）
45納米芯片TSMC設計參考 2007-7-6 00:00
中電網 中國電子行業研發工程師一站式服務平臺
關于中電網 廣告招商 聯系我們 招聘信息 友情鏈接 中電網導航 手機中電網 中電網官方微博
Copyright © 2000-2025 中電網 版權所有 京ICP備19016262號-2 京公網安備 11010802037127號
Tel: 010-53682288, 0755-33322333 Fax: 0755-33322099
搜索到2條【CADENCE VOLTAGESTORM】相關的全部。
查看關鍵詞的分類頻道
中電網官方微博