<li id="44ymm"></li>
前往首頁 聯系我們 網站地圖
Cadence設計系統公司今天宣布IDT公司采用全新的Cadence® Voltus™集成電路電源完整性解決方案，在其旗艦產品上實現了運行時間10倍的性能加速。 “IDT在多個制程節點和廣泛應用領域的產品均領先于業界，我們非常高興地看到，Voltus技術在從180納米到28納米的多個設計上，帶來了高達10倍的性... （來源：新品頻道）
CadenceVoltus集成電路電源IDT電源簽收 2013-11-14 16:06
電子設計自動化（EDA:Electronic Design automation）是將計算機技術應用于電子設計過程中而形成的一門新技術，它已經被廣泛應用于電子電路的設計和仿真，集成電路的版圖設計、印刷電路板（PCB）的設計和可編程器件的編程等各項工作中。 電子設計自動化在集成電路設計方面，主要是數字集成電路的設計自... （來源：電子百科頻道）
2013-4-17 13:25
2013-4-17 13:24
Cadence 設計系統公司公布了一個突破性的解決方案，為設計與實現工程師帶來出色的可見性與芯片性能、面積、功耗、成本和上市時間等方面的可預測性，跨越所有的設計活動，包括系統級設計與IP選擇到最終實現和簽收。這種半導體設計的獨特而自動化的方法已經通過集成Cadence® InCyte Chip Estimator 和... （來源：新品頻道）
Cadence IC設計可預測性降低風險 2009-8-18 15:26
Cadence宣布恩智浦半導體采用了新的Cadence Encounter數字實現系統（EDI System）及其無縫的可制造性（DFM）設計技術，來確保它先進的45納米PNX85500數字電視處理器芯片的可靠生產，同時生產力得到了顯著加速。這一新的集成式、從前端至后端的EDI系統自帶DFM分析和優化，與Encounter Timing System為下... （來源：新品頻道）
NXPCadence Encounter數字實現系統45nm數字電視處理器 2009-5-21 15:23
Cadence和NEC電子公司宣布開發出NEC電子公司基于業界最先進水平的V850™的System LSI的原型。它是在Cadence最新的Encounter數字實現系統（Encounter Digital Implementation System）8.1版本的支持下實現的。 NEC電子開發出其LSI下一代的CPU核，成功地降低了50%的設計周期（TAT），同時在整個... （來源：新品頻道）
Cadence Encounter數字實現系統NEC電子System LSI 2009-4-2 14:27
Cadence設計系統公司公布了Cadence? Encounter? Power System，這是新一代的功率完整性與分析解決方案，用于數字實現與簽收。Encounter Power System建立于Si2通用功率格式（CPF）的基礎之上，處于Cadence? Low-Power Solution的核心地位，它提供了統一的界面和數據庫，用于時序、信號完整性、功率分析... （來源：新品頻道）
Cadence Encounter Power System功率完整性簽收分析功能 2008-9-10 16:21
Cadence宣布面向Common Platform技術的45納米參考流程將于2008年7月面向大眾化推出。Cadence 與Common Platform技術公司包擴IBM、特許半導體制造公司和三星聯合開發RTL-to-GDSII 45納米流程，滿足高級節點設計需要。該參考流程基于對應Common Power Format（CPF）的Cadence低功耗解決方案，而且還包含來... （來源：新品頻道）
Common Platform技術45nm參考流程RTL-to-GDSII 2008-6-18 16:22
Cadence設計系統公司與UMC推出基于通用功率格式（CPF）的低功耗參考設計流程，面向UMC 65納米工藝。該參考流程讓客戶能夠在使用UMC的低功耗套件時實現最佳的65納米低功耗設計，該套件中包含了基于CPF的庫和其他知識產權。 這種65納米低功耗參考流程使用UMC的"Leon"測試芯片作為參考設計。Leo... （來源：新品頻道）
低功耗參考設計流程UMCLeon測試芯片 2008-6-13 17:44
Cadence設計系統公司與臺積電宣布Cadence正在為TSMC參考流程8.0提供重要功能。這種新的參考流程解決了45納米的設計難題，為晶粒內變異提供了統計時序分析、與自動化的可制造性設計（DFM）熱點修整，以及新的動態低功耗設計方法學。 參考流程8.0版是TSMC的最新一代設計方法學，能夠提高成品率、降低風險... （來源：新品頻道）
45納米芯片TSMC設計參考 2007-7-6 00:00
中電網 中國電子行業研發工程師一站式服務平臺
關于中電網 廣告招商 聯系我們 招聘信息 友情鏈接 中電網導航 手機中電網 中電網官方微博
Copyright © 2000-2025 中電網 版權所有 京ICP備19016262號-2 京公網安備 11010802037127號
Tel: 010-53682288, 0755-33322333 Fax: 0755-33322099
搜索到12條【Cadence Encounter】相關的全部。
查看關鍵詞的分類頻道
中電網官方微博