电影一区二区三区_亚洲激情二区_亚洲欧洲成人av每日更新_91超碰国产在线

<li id="y0msw"></li>

設為首頁網站地圖加入收藏

首頁
新聞
新品
文庫
方案
視頻
下載
商城
開發板
數據中心
在線座談
培訓
工具
博客
論壇
百科
GEC
活動
主題月
萬花筒

應用開發

VR/無人機| 智能照明| 智能家居| 工業自動化| 測試測量| 人工智能| 碳化硅/氮化鎵| 智能電源及能源| 智能可穿戴| 智能手機| 智能醫療及看護| 通信及物聯網| 智能交通及汽車

↓在全部中搜索到 40 條關于“XilinxFPGA”的信息，用時:0.027 sec.

--BBS主題帖: 基于CPLD控制的聲信號發射系統設計

[b]1 引言[/b] [color=#333333][font=微軟雅黑, Tahoma,]　　在水下通信系統中，低功耗的聲信號發射電路設計對系統的作用距離遠近及其精確度起著關鍵性的作用。介紹了一種利用CPLD控制的波形存儲方法，可以實現頻分和碼分兩種復用方式下的聲信號發射。經過多次實驗驗證，該系統具有可行性。此外，...
2015-09-24

--BBS主題帖: 利用XilinxFPGA和分解器數字轉換器簡化角度測量

[font=微軟雅黑,][color=#0000C6]角度傳感器在與FPGA 正確配合下能夠幫助工程師打造出無與倫比的機械。[/color][/font] [font=微軟雅黑,][color=#FF8000]作者：N. N. Murty Scientist “F” S. B. Gayen Scientist “F” Manish Nalamwar Scientist “D” [email=nalamwar.manishkumar@rcilab.i...
2015-02-27

--BBS主題帖: 利用XilinxFPGA和分解器數字轉換器簡化角度測量

[font=微軟雅黑,][color=#0000C6]角度傳感器在與FPGA 正確配合下能夠幫助工程師打造出無與倫比的機械。[/color][/font] [font=微軟雅黑,][color=#FF8000]作者：N. N. Murty Scientist “F” S. B. Gayen Scientist “F” Manish Nalamwar Scientist “D” [email=nalamwar.manishkumar@rcilab.i...
2014-07-31

--BBS主題帖: 利用XilinxFPGA和分解器數字轉換器簡化角度測量

[font=微軟雅黑,][color=#0000C6][b]角度傳感器在與FPGA 正確配合下能夠幫助工程師打造出無與倫比的機械。[/b][/color][/font] [font=微軟雅黑,][color=#FF8000]作者：N. N. Murty Scientist “F” S. B. Gayen Scientist “F” Manish Nalamwar Scientist “D” [email=nalamwar.manishkumar@r...
2014-07-30

基于XilinxFPGA的片上系統無線保密通信終端

基于XilinxFPGA的片上系統無線保密通信終端引言利用軟件實施加密算法已經成為實時安全通信系統的重要瓶頸。標準的商品化CPU和DSP無法跟上數據加密算法的計算速度要求。此外，CPU和DSP需要完成太多的其他任務。基于FPGA高度優化的可編程的硬件安全性解決方案提供了并行處理能力，并...
2011-04-29

--BBS主題帖: [原創]求XilinxFPGA各類下載方式的區別

Xilinx系列的FPGA有很多下載方式，對于各種下載方式有什么區別呢？在硬件設計上的區分，多余設定的硬件工作模式，可以選擇不同的下載方式嗎？對于同一種模式，并口下載方式和USB下載方式有區別嗎？期待高手解答。
2008-04-21

--BBS主題帖: 求助：關于xilinxfpga的全局時鐘問題

大家好，我想請教一下關于全局時鐘的問題：1、通過ise的ip core生成一個輸入為50MHz，輸出為150MHz的時鐘，這個模塊的輸出是clkfx_out，我在頂層模塊中調用這個全局時鐘生成模塊，使glaobal_clk<=clkfx_out，用global _clk作為其它模塊的輸入時鐘信號。大家認為我的全局時鐘生成方法對嗎？2、如果以...
2007-12-14

--BBS主題帖: 求助：關于xilinxFPGA的時鐘問題

大家好，我現在有幾個問題要請教一下：1、我是用ise自帶的ip core generation 產生的一個輸入時鐘50M，再倍頻到150M的時鐘信號clkfx的模塊，再作為一個實例在頂層模塊中聲明調用，來產生全局時鐘clk，但是通過modelsim仿真時不能仿真，我不知道大家是不是也是這么做的？通過ip core產生的時鐘能否用mod...
2007-12-13

--BBS主題帖: 請教XilinxFPGA VIRTEXIIPro DCM時鐘的問題！！

我現在做一個設計。現在已經到了綜合和FPGA驗證的關鍵時候了。出現了一些問題，請大家幫忙。綜合之后，出現了一下的問題。時鐘信號比邏輯設計當中SDRAM 的CS_控制信號往后推了大概2.5個ns，導致所用的SDRAM不能正常工作。以前做行為仿真的時候，時鐘信號的上升...
2005-11-24

--BBS主題帖: 關于XilinxFPGA VIRTEXIIPro DCM時鐘的問題！！[求助]

我現在做一個設計。現在已經到了綜合和FPGA驗證的關鍵時候了。出現了一些問題，請大家幫忙。綜合之后，出現了一下的問題。時鐘信號比邏輯設計當中SDRAM 的CS_控制信號往后推了大概2.5個ns，導致所用的SDRAM不能正常工作。以前做行為仿真的時候，時鐘信號的上升沿在CS_前1ns處，我用的時鐘頻率是33MHz。...
2005-11-21

1 2 3 4 下一頁

關鍵字搜索分類查看

新品(1)

技術文章(1)

論壇帖子(33)

博客日志(5)

主站蜘蛛池模板：文登市| 周宁县| 鹿泉市| 吉水县| 厦门市| 汶川县| 赣州市| 新建县| 闽侯县| 南城县| 犍为县| 澄江县| 临潭县| 台前县| 孝义市| 永春县| 精河县| 文水县| 乌鲁木齐市| 文水县| 扬中市| 晴隆县| 锡林浩特市| 沙田区| 内江市| 景洪市| 剑阁县| 金溪县| 吉首市| 太保市| 个旧市| 宁南县| 长寿区| 大冶市| 尼玛县| 涟源市| 丹阳市| 大冶市| 东莞市| 綦江县| 泰来县|