电影一区二区三区_亚洲激情二区_亚洲欧洲成人av每日更新_91超碰国产在线

設為首頁網站地圖加入收藏

首頁
新聞
新品
文庫
方案
視頻
下載
商城
開發板
數據中心
在線座談
培訓
工具
博客
論壇
百科
GEC
活動
主題月
萬花筒

應用開發

VR/無人機| 智能照明| 智能家居| 工業自動化| 測試測量| 人工智能| 碳化硅/氮化鎵| 智能電源及能源| 智能可穿戴| 智能手機| 智能醫療及看護| 通信及物聯網| 智能交通及汽車

↓在全部中搜索到 190 條關于“SystemVerilog”的信息，用時:0.038 sec.

新思科技發布業界首個用于下一代DRAM／DIMM設計的JEDEC DDR5驗證IP

新思科技宣布推出業界首個用于Double Date Rate 5 (DDR5) DRAM/DIMM且符合JEDEC DDR5 (JESD79-5)標準的驗證IP (VIP)。DDR5是隨機存取存儲器(RAM)的下一代標準。新規范為云、物聯網、高性能服務器和工作站、超大規模數據中心和大數據等廣泛的企業應用帶來更高的性能和更低的功耗。新思科技VC VIP...
新思科技JEDEC DDR5驗證IP 2020-08-27

Imperas Software宣布成立OpenHW Group

Imperas Software宣布成立OpenHW Group，這是一家非營利組織，旨在促進硬件和軟件設計師在開源IP開發方面的合作，可使用Imperas的RISC-V參考模型建立的CORE-V處理器驗證測試臺。成立該組織是為了向OpenHW Group生態系統和開源硬件社區提供更高質量的IP核心。 OpenHW Group的創始人兼首席執行官Rick ...
Imperas SoftwareOpenHW Group 2020-07-22

MathWorks 通過 Universal Verification Methodology (UVM) 支持加快 FPGA 和 ASIC 驗證速度

HDL Verifier 從 Simulink 自動生成 UVM 組件和測試平臺 MathWorks今天宣布，HDL Verifier 從現已上市的 Release 2019b 開始提供對 Universal Verification Methodology (UVM) 的支持。HDL Verifier 能夠讓開發 FPGA 和 ASIC 設計的設計驗證工程師直接從...
MathWorksFPGA和ASIC設計 2020-03-02

新思科技提供業界首款Compute Express Link（CXL）IP核解決方案，在數據密集型芯片中實現突破性性能

Designware CXL IP核為人工智能、內存擴展和云計算應用提供低延遲和高帶寬重點：完整的Designware CXL IP核解決方案建立在新思科技硅驗證PCI Express 5.0 IP的基礎上，降低了設備和主機應用的集成風險512位CXL控制器支持高效x16鏈路，以獲得最大帶寬和極低延遲硅驗證的32 GT/s PHY允許在長距離應用中PV...
新思科技人工智能Designware CXL IP核解... 2019-09-18

新思科技宣布為新一代存儲級內存設計推出首個DDR5 NVDIMM－P驗證IP

-新思科技宣布為新一代存儲級內存設計推出業內首個DDR5 NVDIMM-P驗證IP-本地SystemVerilog VIP采用內置覆蓋、驗證規劃、內存感知調試和性能分析新思科技（Synopsys, Inc.，納斯達克股票代碼：SNPS）近日宣布為DDR5/4非易失性雙列直插式內存模塊(NVDIMM-P)，推出業內首個驗證IP (VIP)。NVDIMM-P是新一代...
新一代存儲級內存DDR5 NVDIMM－P驗證IP 2019-05-07

新思科技提供業界首個基于高性能USB體系的USB4子系統驗證解決方案，驗證IP和測試套件

-針對USB內置覆蓋率、驗證計劃、協議層調試和源碼測試套件的原生態SystemVerilog VIP新思科技(Synopsys, Inc.，納斯達克股票市場代碼：SNPS)近日宣布推出業界首個子系統驗證解決方案驗證IP(VIP)和UVM源代碼測試套件，以支持最新的USB4規范。USB4包括使用現有USB Type-C™連接器的雙通道操作，該連...
USB Type－C連接器USB設備 2019-03-22

--BBS回帖(查看原帖)

現在網上很容易下載到SystemVerilog_3.1a.pdf，但是是英文版的，推薦樓主去買中文版《SystemVerilog驗證方法學》，剛出版的。夏聞宇老師的大作
2008-03-29

--BBS回帖(查看原帖)

網友提示：vera逐漸要轉向systemverilog上，這是業界的一個趨勢，雖然目前的specman E語言貌似口碑比vera好，但是前途未知啊國外業界的一些企業已經開始轉向systemverilog了，國內公司動作較慢systemverilog沒有用過，資料上說是做設計和驗證都比較合適，也許是為了驗證人員和設計人員之間的溝通...
2008-01-04

--BBS回帖(查看原帖)

　　圖1中，子模塊A首先由工程團隊1生成、子模塊B和C由工程團隊2生成，另外，IP模塊D從第三方買進。這些模塊都在不同時間及/或由不同工程師生成，且為了驗證每個模塊的功能準確性，各模塊都用其自己的測試基準進行了驗證。一旦成功對各個獨立部分進行了驗證，它們就被整合進FPGA以進行實現。RTL模擬通常...
2007-11-07

--BBS主題帖: 全球排名前50名的IC設計book

發起目的：節省需要這些書的朋友的時間，用網絡平臺集合大家的力量。存放地點：為了存放這些圖書，我特意申請了一個Gmail的共享郵箱ictop50book@gmail.com。大家安裝Gmail Drive客戶端后就可以當作虛擬盤使用。...
2007-10-20

1... 上一頁 7 8 9 10 11 12 13 14 15 16 17 下一頁 19

關鍵字搜索分類查看

新聞(23)

新品(12)

技術文章(15)

論壇帖子(110)

博客日志(29)

主站蜘蛛池模板：大同市| 德保县| 宜春市| 北票市| 界首市| 宽城| 郎溪县| 黄石市| 苏尼特右旗| 尤溪县| 金溪县| 游戏| 库伦旗| 宿州市| 定陶县| 蕉岭县| 肥乡县| 赤水市| 诸暨市| 青神县| 芮城县| 张掖市| 始兴县| 合阳县| 岢岚县| 怀远县| 龙江县| 安化县| 科尔| 噶尔县| 高平市| 图木舒克市| 临澧县| 华容县| 闻喜县| 太康县| 罗源县| 青岛市| 鹰潭市| 广汉市| 新河县|

_{<label id="oxkdp"></label>}

<label id="oxkdp"></label>

<cite id="oxkdp"><dl id="oxkdp"></dl></cite>