电影一区二区三区_亚洲激情二区_亚洲欧洲成人av每日更新_91超碰国产在线

設為首頁網站地圖加入收藏

首頁
新聞
新品
文庫
方案
視頻
下載
商城
開發板
數據中心
在線座談
培訓
工具
博客
論壇
百科
GEC
活動
主題月
萬花筒

應用開發

VR/無人機| 智能照明| 智能家居| 工業自動化| 測試測量| 人工智能| 碳化硅/氮化鎵| 智能電源及能源| 智能可穿戴| 智能手機| 智能醫療及看護| 通信及物聯網| 智能交通及汽車

↓在全部中搜索到 813 條關于“TCO”的信息，用時:0.030 sec.

--BBS主題帖: 在FPGA設計環境中加時序約束的技巧

在給FPGA做邏輯綜合和布局布線時，需要在工具中設定時序的約束。通常，在FPGA設計工具中都FPGA中包含有4種路徑：從輸入端口到寄存器，從寄存器到寄存器，從寄存器到輸出，從輸入到輸出的純組合邏輯。通常，需要對這幾種路徑分別進行約束，以便使設計工具能夠得到最優化的結果。下面對這幾種路徑分別進行...
2014-04-16

--BBS主題帖: fpga 時序

在給FPGA做邏輯綜合和布局布線時，需要在工具中設定時序的約束。通常，在FPGA設計工具中都FPGA中包含有4種路徑：從輸入端口到寄存器，從寄存器到寄存器，從寄存器到輸出，從輸入到輸出的純組合邏輯。通常，需要對這幾種路徑分別進行約束，以便使設計工具能夠得到最優化的結果。下面對這幾種路徑分別進...
2014-04-08

--BBS主題帖: 約束、時序分析的概念

很多人詢問關于約束、時序分析的問題，比如：如何設置setup，hold時間？如何使用全局時鐘和第二全局時鐘（長線資源）？如何進行分組約束？如何約束某部分組合邏輯？如何通過約束保證異步時鐘域之間的數據交換可靠？如何使用I/O邏輯單元內部的寄存器資源？如何進行物理區域約束，完成物理綜合和物理實現...
2014-04-01

--BBS主題帖: FPGA設計中關鍵問題的研究

隨著FPGA(Field Programmable Gate Array)容量、功能以及可靠性的提高，其在現代數字通信系統中的應用日漸廣泛。采用FPGA設計數字電路已經成為數字電路系統領域的主要設計方式之一。在信號的處理和整個系統的控制中，FPGA 不但能大大縮減電路的體積，提高電路的穩定性，而且其先進的開發工具使整個系統...
2014-04-01

--BBS主題帖: FPGA時序

在給FPGA做邏輯綜合和布局布線時，需要在工具中設定時序的約束。通常，在FPGA設計工具中都FPGA中包含有4種路徑：從輸入端口到寄存器，從寄存器到寄存器，從寄存器到輸出，從輸入到輸出的純組合邏輯。通常，需要對這幾種路徑分別進行約束，以便使設計工具能夠得到最優化的結果。下面對這幾種路徑分別進...
2014-03-31

--BBS主題帖: FPGA基礎知識問答500問連載（一）-－歡迎接龍"我與FPGA連載活動"

這里搜集了很多有關FPGA設計的基礎知識，以問答形式給出，方便朋友們學習，也可以當成一種測試。 [b]Q1：什么是同步邏輯和異步邏輯？（漢王）[/b] 同步邏輯是時鐘之間有固定的因果關系。異步邏輯是各時鐘之間沒有固定的因果關系。答案應該與上面問題一致〔補充〕：同步時序邏輯電路的特點：各觸發...
2014-03-10

--BBS主題帖: 如何在FPGA設計環境中加時序約束

在給FPGA做邏輯綜合和布局布線時，需要在工具中設定時序的約束。通常，在FPGA設計工具中都FPGA中包含有4種路徑：從輸入端口到寄存器，從寄存器到寄存器，從寄存器到輸出，從輸入到輸出的純組合邏輯。通常，需要對這幾種路徑分別進行約束，以便使設計工具能夠得到最優化的結果。下面對這幾種路徑分別進...
2014-03-08

--BBS主題帖: 學習Verilog必走的3個階段

[b]入門篇: (秋干勿燥,冬去春來) [/b] 01. 建立項目 02. Verilog a). nand/nor/and/or; b). assignment; c). always; 04. 選設device 05. Settings: a). 加減文件; b). 設置top module文件; c). 設置classic timing時序仿真主時鐘fMAX;(可以不設) 06. 編譯(直接選按鈕) 07....
2014-03-08

--BBS主題帖: 在FPGA設計環境中加時序約束

[align=left][font=Arial, Helvetica, sans-serif][size=14px][color=#000000]在給[/color][url=http://bbs.eeworld.com.cn/viewthread.php?tid=62197][color=#000000]FPGA[/color][/url][color=#000000]做邏輯綜合和布局布線時，需要在工具中設定時序的約束。通常，在[/color][url=http://bbs.eeworl...
2014-03-07

--BBS主題帖: FPGA設計原則與常用思想

[align=left][font=Arial, Helvetica, sans-serif][size=14px]FPGA/CPLD 的設計思想與技巧是一個非常大的話題，由于篇幅所限，本文僅介紹一些常用的設計思想與技巧，包括乒乓球操作、串并轉換、流水線操作和數據接口的同步方法。希望本文能引起工程師們的注意，如果能有意識地利用這些原則指導日后的設...
2014-03-07

1... 上一頁 11 12 13 14 15 16 17 18 19 20 21 下一頁 82

關鍵字搜索分類查看

新聞(333)

新品(102)

技術文章(49)

論壇帖子(223)

博客日志(91)

主站蜘蛛池模板：吉木萨尔县| 玛沁县| 临漳县| 宁化县| 额尔古纳市| 阆中市| 鲁甸县| 泰宁县| 开平市| 茂名市| 津市市| 沿河| 永年县| 平陆县| 鸡西市| 元氏县| 吉林省| 台中县| 永寿县| 鹤壁市| 谢通门县| 子长县| 汤原县| 保德县| 林州市| 富裕县| 赤水市| 贺州市| 丹寨县| 朔州市| 阿尔山市| 磐安县| 普陀区| 息烽县| 祥云县| 太仓市| 屏东县| 财经| 饶平县| 鲁山县| 宜州市|