电影一区二区三区_亚洲激情二区_亚洲欧洲成人av每日更新_91超碰国产在线

設為首頁網站地圖加入收藏

首頁
新聞
新品
文庫
方案
視頻
下載
商城
開發板
數據中心
在線座談
培訓
工具
博客
論壇
百科
GEC
活動
主題月
萬花筒

應用開發

VR/無人機| 智能照明| 智能家居| 工業自動化| 測試測量| 人工智能| 碳化硅/氮化鎵| 智能電源及能源| 智能可穿戴| 智能手機| 智能醫療及看護| 通信及物聯網| 智能交通及汽車

↓在全部中搜索到 1588 條關于“DCM??”的信息，用時:0.035 sec.

--BBS主題帖: 基于FPGA+PWM的多路信號發生器設計

[font=微軟雅黑,][color=#0000C6]摘要：基于運放的信號發生器精度低且穩定性和可調節性差，而基于DDS的信號發生器則成本高、電路復雜。為此提出了基于FPGA+PWM的多路信號發生器設計方法。該方法硬件上無需DAC與多路模擬開關，由FPGA產生調制輸出波形信號所需的PWM脈沖波，經二階低通濾波和放大電路后...
2015-02-27

--BBS主題帖: 基于FPGA的SATAll協議物理層實現

[font=微軟雅黑,]摘要：SATA作為一種高速串行, 點對點傳輸的硬盤接口，已取代了IDE 硬盤接口。目前在硬盤中使用較為普遍的是 SATAII 和SATAIII, 其線速率分別達到了3Gbit•s -１和6 Gbit•s-1。文中對 SATAII 協議進行了全面的分析,并利用 Xilinx公司的ISE開發工具和 ML507干估板完成了協...
2015-02-27

--BBS主題帖: 無源高頻RFID芯片的FPGA原型驗證平臺設計

[font=微軟雅黑,]摘要：利用Xilinx的FPGA設計了一個FPGA原型驗證平臺，用于無源高頻電子標簽芯片的功能驗證。主要描述了驗證平臺的硬件設計，解決了由分立元件實現模擬射頻前端電路時存在的問題，提出了FPGA器件選型原則和天線設計的理論模型。同時，給出了驗證平臺的測試結果，通過實際的測試證明了...
2015-02-27

--BBS主題帖: Spartan6系列之芯片時鐘資源深入詳解

[font=微軟雅黑,]1. 時鐘資源概述[/font] [color=#2e2e2e][font=微軟雅黑,]　　時鐘設施提供了一系列的低電容、低抖動的互聯線，這些互聯線非常適合于傳輸高頻信號、最大量減小時鐘抖動。這些連線資源可以和DCM、PLL等實現連接。[/font][/color] [font=微軟雅黑,]每一種Spartan-6芯片提供16個高速、低...
2015-02-27

--BBS主題帖: FPGA編程技巧系列之輸入輸出偏移約束詳解

[font=微軟雅黑,]1. 偏移約束的作用　　偏移約束（Offset Constraint）用來定義一個外部時鐘引腳（Pad）和數據輸入輸出引腳之間的時序關系，這種時序關系也被稱為器件上的Pad-to-Setup或Clock-to-Out路徑。這些約束對與外部元器件相連的接口十分重要，在這里，需要解釋兩個術語：[/font] [font=微軟...
2015-02-27

--BBS主題帖: Xilinx FPGA編程技巧之常用時序約束詳解

[font=微軟雅黑,]1. 基本的約束方法為了保證成功的設計，所有路徑的時序要求必須能夠讓執行工具獲取。最普遍的三種路徑為： . 輸入路徑（Input Path），使用輸入約束 . 寄存器到寄存器路徑（Register-to-Register Path），使用周期約束 . 輸出路徑（Output Path），使用輸出約束 . 具體的異常路徑...
2015-02-27

--BBS主題帖: 時序收斂-基本方法論

[font=微軟雅黑,]本部分內容參考ug612 《Timing Closure User Guide 》，主要是對第二章內容的整理和翻譯。[/font] [font=微軟雅黑,]在一個有效的設計中，生成工具必須要了解每一條路徑上的時序約束。時序需求可以被分為幾個大類，最通用的類型包括：[/font] [font=微軟雅黑,]. Input paths[/font] ...
2015-02-27

--BBS主題帖: FPGA開發之引腳和區域約束語法

[font=微軟雅黑,]引腳和區域約束也就是LOC約束（location）。定義了模塊端口和FPGA上的引腳的對應關系。[/font] [font=微軟雅黑,]那么我們應該怎么寫呢？[/font] [font=微軟雅黑,]LOC有固定語法： INST “instance_name” LOC = location; #location可以是多個合法位置，用逗號隔開。這種多位置約束...
2015-02-26

--BBS主題帖: FPGA開發之時鐘管理模塊

[font=微軟雅黑,]Xilinx的FPGA中有兩個底層單元DCM和PLL構成了時鐘管理模塊（CMT）。[/font] [font=微軟雅黑,]DCM（Digit Clock Manager）基于DLL，但是它消除了零時鐘偏移，消除時鐘分配延遲。它由DFS，DPS，DSS，DLL四部分構成。[/font] [font=微軟雅黑,]頻率的大小改變通過改變CLKFX_MULTIPLAY和C...
2015-02-26

--BBS主題帖: FPGA開發之配置模式

[font=微軟雅黑,]1、主串模式——最常用的FPGA配置模式。[/font] [font=微軟雅黑,]在主串模式下，由 FPGA 的 CCLK 管腳給 PROM 提供工作時鐘，相應的 PROM 在 CCLK 的上升沿將數據。[/font] [font=微軟雅黑,]從 D0 管腳送到 FPGA 的 DIN 管腳。無論 PROM 芯片類型 ( 即使其支持并行配置 )，都只利用其...
2015-02-26

1... 上一頁 38 39 40 41 42 43 44 45 46 47 48 下一頁 159

關鍵字搜索分類查看

新品(78)

技術文章(161)

解決方案(106)

論壇帖子(939)

博客日志(268)

主站蜘蛛池模板：上思县| 武鸣县| 渝中区| 开江县| 高碑店市| 普格县| 乌兰察布市| 松桃| 垦利县| 于都县| 无棣县| 邢台县| 霍城县| 崇信县| 天柱县| 昌宁县| 金湖县| 清镇市| 柳林县| 罗山县| 巴林右旗| 丰城市| 清丰县| 濉溪县| 绥宁县| 西贡区| 泽库县| 民和| 阿拉尔市| 界首市| 蒲城县| 许昌市| 临漳县| 黄浦区| 临漳县| 扬州市| 抚远县| 石首市| 唐河县| 思茅市| 昭通市|