电影一区二区三区_亚洲激情二区_亚洲欧洲成人av每日更新_91超碰国产在线

設為首頁網站地圖加入收藏

首頁
新聞
新品
文庫
方案
視頻
下載
商城
開發板
數據中心
在線座談
培訓
工具
博客
論壇
百科
GEC
活動
主題月
萬花筒

應用開發

VR/無人機| 智能照明| 智能家居| 工業自動化| 測試測量| 人工智能| 碳化硅/氮化鎵| 智能電源及能源| 智能可穿戴| 智能手機| 智能醫療及看護| 通信及物聯網| 智能交通及汽車

↓在全部中搜索到 1039 條關于“Zynq”的信息，用時:0.033 sec.

--BBS主題帖: ZedBoard學習手記（七）小插曲：如何讓代碼開機自動運行

在開始QT圖形用戶界面開發之前，先要說說如何讓代碼在ZedBoard上電時自動運行。對于帶有Linaro 根文件系統的Linux系統來說，做到這一點并不困難，因為BOOT分區和rootfs分區分別存儲于SD卡上，而ZedBoard自帶的Linux十分精簡，其根文件系統是一個鏡像文件，通過加載到RAM中來執行（在DDR里開辟一塊空間代...
2014-02-20

--BBS主題帖: ZedBoard學習手記（五）為自定義外設編寫Linux驅動

寫完上一篇博客后，部門開了新項目，雖然只是開始，但是兔子也不敢懈怠，加之北京氣溫驟降，又刮起大風，可能是天冷的原因吧，胃又不太舒服了，白天忙完了晚上回來就頓覺十分疲憊，因而這篇手記一直拖到現在才動筆。經過前面的工作，現在終于可以開始為自定義外設編寫驅動了。首先聲明兔子不是搞軟件...
2014-02-20

--BBS主題帖: ZedBoard學習手記（四）為使用Linux系統做準備——建立Bootloader及設備樹

在上一篇博文中，我已經介紹了建立AXI總線自定義外設的全過程，包括Verilog邏輯部分，和裸機軟件部分。裸機控制外設是非常簡單的，與普通的單片機并無二異，但僅僅有裸奔代碼還遠遠無法發揮Cortex-A9硬核的作用，畢竟Zynq芯片集成了一顆最高能跑到1GHz的雙核CPU（ZedBoard上的XC7Z020只能到800MHz）。并...
2014-02-20

--BBS主題帖: ZedBoard學習手記（三）為自定義外設編寫裸奔控制軟件

由于Xilinx已經為我們做了大部分的鋪墊工作，因此裸奔控制外設這一步就顯得十分簡單了，如果不用Linux和圖形界面顯示，大概我的作品早早的就完成了吧。上一次我們已經成功生成了BitStream文件，下面繼續上次的操作，打開PlanAhead工程，選擇Export Hardware for SDK，如下圖： [align=center][url=h...
2014-02-20

--BBS主題帖: ZedBoard學習手記（二）開發自定義AXI總線外設IP核——以LED和開關為例

想要發揮ZYNQ芯片的特長，讓整個系統協同工作起來，就需要將PS與PL兩部分結合在一起，在Cortex-A9核和FPGA邏輯資源之間建立通信的通道，這條通道就是AXI總線。ZedBoard推出的官方例子中已經介紹了如何將Xilinx做好的AXI總線IP（如AXI_Timer、AXI_GPIO等）添加到工程中，而下面就讓我們一起來自己編寫一...
2014-02-20

--BBS主題帖: ZedBoard學習手記（一） First Step——建立Xilinx交叉編譯環境

經過這段時間借由美信DIY大賽對ZedBoard的學習，略有所得，對這個新平臺也有了一定的理解。在此稱之為手記，算是邊學邊記了。既然還在學習，就自然會有一些謬誤或不足，還望童鞋們指正啊。要開發ZedBoard最重要的是Xilinx ISE工具集，在這個IDE里能夠完成大部分的邏輯及底層軟件開發工作。如果做裸...
2014-02-20

--BBS主題帖: 使用VivadoHLS實現OpenCV的開發流程

本文通過對OpenCV中圖像類型和函數處理方法的介紹，通過設計實例描述在vivadoHLS中調用OpenCV庫函數實現圖像處理的幾個基本步驟，完成從OpenCV設計到RTL轉換綜合的開發流程。開源計算機視覺 (OpenCV) 被廣泛用于開發計算機視覺應用，它包含2500多個優化的視頻函數的函數庫并且專門針對臺式機處理器和...
2014-02-19

--BBS主題帖: 如何使用gprof對軟件做profiling

[font=Arial][size=12px]一．Xilinx Zynq-7000帶來新的設計思路[/size][/font] [font=Arial][size=12px]在以前，我們的單板上往往有CPU和多片FPGA，由CPU完成系統的配置和管理，FPGA完成特定算法的硬件加速，受限于CPU和FPGA之間的通信帶寬和延遲，CPU和FPGA之間的接口大多是用于配置和管理，無法傳...
2014-02-19

--BBS主題帖: Xilinx FPGA普通IO作PLL時鐘輸入

[b]在xilinx ZC7020的片子上做的實驗;[/b] [b][結論][/b] 普通IO不能直接作PLL的時鐘輸入,專用時鐘管腳可以; 普通IO可以通過BUFG再連到PLL的時鐘輸入上,但要修改PLL的設置 input clk的選項中要選擇"No Buffer"; 具體內部布局分配可以通過 Xilinx的FPGA Editor來查看, ZYNQ的時鐘管理也和之前的片子...
2014-02-19

--BBS主題帖: FPGA、CPU與DSP等技術走向融合

[font=Arial, Helvetica, sans-serif, 宋體][b]關鍵字：[url=http://www.ednchina.com/SEARCH/ART/FPGA.HTM]FPGA[/url] [url=http://www.ednchina.com/SEARCH/ART/CPU.HTM]CPU[/url] [url=http://www.ednchina.com/SEARCH/ART/DSP.HTM]DSP[/url] [url=http://www.ednchina.com/SEARCH/ART/SoC.HT...
2014-02-18

1... 上一頁 65 66 67 68 69 70 71 72 73 74 75 下一頁 104

關鍵字搜索分類查看

新聞(81)

論壇帖子(736)

博客日志(92)

主站蜘蛛池模板：卢氏县| 泽普县| 高邮市| 神农架林区| 瑞安市| 巴南区| 澄江县| 石景山区| 卓尼县| 雅江县| 盐池县| 海原县| 阿城市| 怀仁县| 荆门市| 吴旗县| 黔江区| 巴林左旗| 新建县| 元阳县| 股票| 山东| 宜良县| 通许县| 江油市| 仁寿县| 微山县| 高州市| 扶余县| 江孜县| 西宁市| 柳州市| 高邮市| 宁晋县| 卢龙县| 琼结县| 丰镇市| 南漳县| 安阳县| 姚安县| 津市市|