前往首頁 聯系我們 網站地圖
作者：Philipp Jacobsohn，SmartDV首席應用工程師Sunil Kumar，SmartDV FPGA設計總監本系列文章從數字芯片設計項目技術總監的角度出發，介紹了如何將芯片的產品定義與設計和驗證規劃進行結合，詳細講述了在FPGA上使用IP核來開發ASIC原型項目時，必須認真考慮的一些問題。文章從介紹使用預先定制功能即I... （來源：技術文章頻道）
數字芯片設計驗證經驗 ASIC IP FPGA 2024-8-30 10:35
數字芯片設計驗證經驗分享（第三部分）：將ASIC IP核移植到FPGA上——如何確保性能與時序以完成充滿挑戰的任務！ 作者：Philipp Jacobsohn，SmartDV首席應用工程師Sunil Kumar，SmartDV FPGA設計總監本系列文章從數字芯片設計項目技術總監的角度出發，介紹了如何將芯片的產品定義與設計和驗證規劃進行結... （來源：技術文章頻道）
數字芯片設計 ASIC IP FPGA 2024-8-26 11:52
引言隨著集成電路規模的不斷擴大，從設計到流片（Tape-out）的全流程中，驗證環節的核心地位日益凸顯。有效的驗證不僅是設計完美的基石，更是確保電路在實際應用中穩定運行的保障。尤為關鍵的是，邏輯或功能錯誤是導致流片失敗的首要原因，占比高達50%。功能驗證正是解決這一難題的利器，它助力工程師精... （來源：技術文章頻道）
EsseFCEC EDA 芯天成 思爾芯 2024-8-20 10:42
數字芯片設計驗證經驗分享：將ASIC IP核移植到FPGA上——更新概念并推動改變以完成充滿挑戰的任務! 作者：Philipp Jacobsohn，SmartDV首席應用工程師Sunil Kumar，SmartDV FPGA設計總監本系列文章從數字芯片設計項目技術總監的角度出發，介紹了如何將芯片的產品定義與設計和驗證規劃進行結合，詳細講述... （來源：技術文章頻道）
數字芯片設計ASIC IPFPGA 2024-8-1 10:20
幾十年來，數字芯片設計復雜度不斷攀升，使芯片驗證面臨資金與時間的巨大挑戰。在早期，開發者為了驗證芯片設計是否符合預期目標，不得不依賴于耗時的仿真結果或是等待實際芯片生產（流片）的成果。無論是進行多次仿真模擬還是面臨流片失敗，都意味著巨大的時間和金錢成本。隨著EDA（電子設計自動化）驗... （來源：技術文章頻道）
BYO FPGA EDA 2024-3-29 10:06
OPC，英文全稱為Optical Proximity Correction，指的是光學鄰近矯正，同時也是一種光刻增強技術，修正圖形產生的畸變。OPC主要在半導體器件的生產過程中使用，目的是為了保證生產過程中設計的圖形的邊緣得到完整的刻蝕，基于這樣的目的，就不得不談到在現代芯片制造工藝中的重要環節——光刻。光刻是芯... （來源：技術文章頻道）
OPC技術 光刻 國微芯 EDA EsseOPC 2023-12-15 10:30
半導體產業正在經歷一場變革，5G、自動駕駛、超大規模計算和工業物聯網等強勁增長的背后，AI和機器學習正在進入大規模應用中。并且，應用端對更強計算、更多功能、更快數據傳輸速度的需求，也使得今天的電子系統設計越來越復雜，所采用的芯片越來越多。下一代的芯片設計、生產必須更快、更智能，這一趨... （來源：技術文章頻道）
AI InsightEDA機器學習Cadence 2021-11-9 10:46
中電網 中國電子行業研發工程師一站式服務平臺
關于中電網 廣告招商 聯系我們 招聘信息 友情鏈接 中電網導航 手機中電網 中電網官方微博
Copyright © 2000-2025 中電網 版權所有 京ICP備19016262號-2 京公網安備 11010802037127號
Tel: 010-53682288, 0755-33322333 Fax: 0755-33322099
搜索到7條【數字芯片設計】相關的技術文章。
查看關鍵詞的分類頻道
中電網官方微博