电影一区二区三区_亚洲激情二区_亚洲欧洲成人av每日更新_91超碰国产在线

設(shè)為首頁網(wǎng)站地圖加入收藏

應(yīng)用開發(fā)

VR/無人機(jī)| 智能照明| 智能家居| 工業(yè)自動化| 測試測量| 人工智能| 碳化硅/氮化鎵| 智能電源及能源| 智能可穿戴| 智能手機(jī)| 智能醫(yī)療及看護(hù)| 通信及物聯(lián)網(wǎng)| 智能交通及汽車

↓在 論壇帖子 中搜索到 3896 條關(guān)于“CPLD”的信息，用時:0.005 sec.

--BBS主題帖: 基于ARM11+CPLD的小型無人機(jī)飛行控制器設(shè)計 (1)

1 引言小型無人機(jī)具有重量輕、使用費用低、機(jī)動靈活等特點,在軍用、民用領(lǐng)域有著廣泛的應(yīng)用。在民用領(lǐng)域,無人機(jī)可搭載不同任務(wù)載荷完成諸如國土資源保護(hù)、城市規(guī)劃、電視臺航拍、大氣監(jiān)測、交通監(jiān)察、邊境及海岸線巡邏、災(zāi)情監(jiān)視等任務(wù);在軍事上,可以執(zhí)行空中偵察、充當(dāng)靶機(jī)、導(dǎo)彈攻擊、充當(dāng)誘餌、戰(zhàn)...
2014-08-30

--BBS主題帖: 基于FPGA/CPLD的嵌入式VGA顯示系統(tǒng)

[font=Arial, Helvetica, sans-serif, 宋體][b]關(guān)鍵字：嵌入式 VHDL FPGA CPLD VGA顯示 [/b][/font][font=Arial, Helvetica, sans-serif, 宋體]VGA(視頻圖形陣列Video Graphics Array)是IBM在1987年隨PS/2機(jī)一起推出的一種視頻傳輸標(biāo)準(zhǔn)，具有分辨率高、顯示速率快、顏色豐富等優(yōu)點，在彩色顯示...
2014-08-08

--BBS主題帖: 基于CPLD的PLC背板總線協(xié)議接口芯片設(shè)計

[color=#4d4d4d][font=Arial, tahoma, Verdana]設(shè)計了一組基于CPLD的PLC背板總線協(xié)議接口芯片，協(xié)議芯片可以區(qū)分PLC的背板總線的周期性數(shù)據(jù)和非周期性數(shù)據(jù)。詳細(xì)介紹了通過Verilog HDL語言設(shè)計狀態(tài)機(jī)、協(xié)議幀控制器、FIFO控制器的過程，25MHz下背板總線工作穩(wěn)定的試驗結(jié)果驗證了協(xié)議芯片設(shè)計的可行性。...
2014-08-05

--BBS主題帖: 基于CPLD的水下沖擊波記錄儀的設(shè)計

[font=微軟雅黑,]1.引言　　隨著大規(guī)模集成電路和單片機(jī)的迅速發(fā)展，復(fù)雜可編程邏輯器件（CPLD）具有使用靈活、可靠性高、功能強(qiáng)大的優(yōu)點，在電子產(chǎn)品設(shè)計中得到了廣泛的應(yīng)用。CPLD可實現(xiàn)在系統(tǒng)編程，重復(fù)多次，而且還兼容IEEE1149.1(JTAG)標(biāo)準(zhǔn)的測試激勵端和邊界掃描能力，使用CPLD器件進(jìn)行開發(fā)，...
2014-07-29

--BBS主題帖: 基于CPLD的PLC背板總線協(xié)議接口芯片設(shè)計

[color=#4d4d4d][font=Arial, tahoma, Verdana]設(shè)計了一組基于CPLD的PLC背板總線協(xié)議接口芯片，協(xié)議芯片可以區(qū)分PLC的背板總線的周期性數(shù)據(jù)和非周期性數(shù)據(jù)。詳細(xì)介紹了通過Verilog HDL語言設(shè)計狀態(tài)機(jī)、協(xié)議幀控制器、FIFO控制器的過程，25MHz下背板總線工作穩(wěn)定的試驗結(jié)果驗證了協(xié)議芯片設(shè)計的可行性。...
2014-07-27

--BBS主題帖: 基于MCU+CPLD的相位差和頻率的測量方法研究及實現(xiàn)

[font=Arial, Helvetica, sans-serif, 宋體][b]1 引言[/b][/font] [font=Arial, Helvetica, sans-serif, 宋體] 相位檢測是電力系統(tǒng)自動控制和諧波分析與控制的關(guān)鍵技術(shù)。傳統(tǒng)的相位測量是利用過零電路把輸入的兩路信號(電壓或電流)轉(zhuǎn)換為方波信號，再利用邏輯電路和[color=#FF3399][u]單片機(jī)[/u][/...
2014-07-10

--BBS主題帖: 脈沖信號源的CPLD實現(xiàn)方法

[font=Arial, Helvetica, sans-serif, 宋體][color=#FF3399][u]單片機(jī)[/u][/color]產(chǎn)生的脈沖信號源由于是靠軟件實現(xiàn)的，所以輸出頻率及步進(jìn)受單片機(jī)時鐘頻率、指令數(shù)和指令執(zhí)行周期的限制。文中介紹了一種以CPLD為核心的脈沖信號源，脈沖信號源的參數(shù)(頻率、占空比)由工控機(jī)通過I／O板卡設(shè)置，設(shè)定的參...
2014-07-08

--BBS主題帖: 基于CPLD的FPGA快速動態(tài)重構(gòu)設(shè)計

[font=微軟雅黑,]摘要：隨著FPGA的廣泛應(yīng)用, 其實現(xiàn)的功能也越來越多, FPGA 的動態(tài)重構(gòu)設(shè)計就顯得愈發(fā)重要。在分析Xilinx Vertex II Pro系列FPGA配置流程、時序要求的基礎(chǔ)上, 設(shè)計了基于CPLD 的FPGA 快速動態(tài)重構(gòu)方案, 實現(xiàn)了同一硬件平臺下多個FPGA 設(shè)計版本的在線動態(tài)配置和功能重構(gòu), 該技術(shù)已在工...
2014-07-05

--BBS主題帖: 基于AD7892SQ和CPLD的數(shù)據(jù)采集系統(tǒng)

[font=Arial, Helvetica, sans-serif, 宋體][b]0 引言[/b][/font] [font=Arial, Helvetica, sans-serif, 宋體]　　本系統(tǒng)以AD7892SQ和CPLD(復(fù)雜可編程邏輯器件)為核心設(shè)計了一個多路信號采集電路，包括模擬多路復(fù)用、集成放大、A/D轉(zhuǎn)換，CPLD控制等。采用硬件描述語言Verilog HDL編程，通過采用CPL...
2014-06-30

1... 上一頁 21 22 23 24 25 26 27 28 29 30 31 下一頁 390

關(guān)鍵字搜索分類查看

新品(71)

技術(shù)文章(107)

解決方案(44)

論壇帖子(3896)

博客日志(653)

電子百科(27)

下載(96)

主站蜘蛛池模板：旬阳县| 辽中县| 金寨县| 娄底市| 随州市| 田林县| 永福县| 新巴尔虎左旗| 威信县| 墨玉县| 大同市| 金昌市| 莱州市| 慈溪市| 定西市| 襄樊市| 屯昌县| 芦山县| 阜平县| 吉木萨尔县| 永定县| 永平县| 儋州市| 淮北市| 五大连池市| 荃湾区| 马边| 弥渡县| 义乌市| 轮台县| 长岛县| 阿坝县| 奉贤区| 巫山县| 黑山县| 阜新市| 长丰县| 平定县| 东宁县| 巍山| 板桥市|