电影一区二区三区_亚洲激情二区_亚洲欧洲成人av每日更新_91超碰国产在线

設(shè)為首頁(yè) 網(wǎng)站地圖加入收藏

應(yīng)用開(kāi)發(fā)

VR/無(wú)人機(jī)| 智能照明| 智能家居| 工業(yè)自動(dòng)化| 測(cè)試測(cè)量| 人工智能| 碳化硅/氮化鎵| 智能電源及能源| 智能可穿戴| 智能手機(jī)| 智能醫(yī)療及看護(hù)| 通信及物聯(lián)網(wǎng)| 智能交通及汽車

↓在 論壇帖子 中搜索到 939 條關(guān)于“DCM”的信息，用時(shí):0.005 sec.

--BBS主題帖: 基于賽靈思Microblaze軟核FSL總線的門(mén)光子計(jì)數(shù)器設(shè)計(jì)與實(shí)現(xiàn)

門(mén)光子計(jì)數(shù)器是量子光學(xué)實(shí)驗(yàn)中單光子探測(cè)常用的數(shù)據(jù)采集設(shè)備，用于收集單光子[url=http://www.c114.net/keyword/%CC%BD%B2%E2%C6%F7][u][color=#0066cc]探測(cè)器[/color][/u][/url]探測(cè)到的單個(gè)光子信號(hào)。由于不同的場(chǎng)合需要用到不同的計(jì)數(shù)模式，商用的計(jì)數(shù)器往往難以滿足具體的需求，或者造成采集效率低...
2014-04-16

--BBS主題帖: 采用軟處理器IP規(guī)避器件過(guò)時(shí)的挑戰(zhàn)

[font=Arial, Helvetica, sans-serif, 宋體][b]關(guān)鍵字：[url=http://www.ednchina.com/SEARCH/ART/%C8%ED%B4%A6%C0%ED%C6%F7.HTM]軟處理器[/url] [url=http://www.ednchina.com/SEARCH/ART/%C6%F7%BC%FE%B9%FD%CA%B1.HTM]器件過(guò)時(shí)[/url] [url=http://www.ednchina.com/SEARCH/ART/FPGA.HTM]FPGA[/u...
2014-04-15

--BBS主題帖: 采用軟處理器IP規(guī)避器件過(guò)時(shí)的挑戰(zhàn)

[font=Arial, Helvetica, sans-serif, 宋體][b]關(guān)鍵字：[url=http://www.ednchina.com/SEARCH/ART/%C8%ED%B4%A6%C0%ED%C6%F7.HTM]軟處理器[/url] [url=http://www.ednchina.com/SEARCH/ART/IP%B9%E6%B1%DC.HTM]IP規(guī)避[/url] [url=http://www.ednchina.com/SEARCH/ART/%C6%F7%BC%FE%B9%FD%CA%B1.HTM...
2014-04-15

--BBS主題帖: FPGA設(shè)計(jì)的驗(yàn)證技術(shù)及應(yīng)用原則

隨著FPGA器件體積和復(fù)雜性的不斷增加，設(shè)計(jì)工程師越來(lái)越需要有效的驗(yàn)證方。時(shí)序仿真可以是一種能發(fā)現(xiàn)最多問(wèn)題的驗(yàn)證方法，但對(duì)許多設(shè)計(jì)來(lái)說(shuō)，它常常是最困難和費(fèi)時(shí)的方法之一。過(guò)去，采用標(biāo)準(zhǔn)臺(tái)式計(jì)算機(jī)的時(shí)序仿真是以小時(shí)或分鐘計(jì)算的，但現(xiàn)在對(duì)某些項(xiàng)目來(lái)說(shuō)，在要求采用高性能64位服務(wù)器的情況下，其...
2014-04-09

--BBS主題帖: 基于賽靈思（xilinx）Virtex-5的音視頻監(jiān)視系統(tǒng)設(shè)計(jì)

本文探討在Virtex-5 FPGA中實(shí)現(xiàn)設(shè)計(jì)的一些難題，然后用一個(gè)項(xiàng)目作為示范來(lái)詳解充分利用其功能集的技法。設(shè)計(jì)過(guò)程包括幾個(gè)步驟，從針對(duì)應(yīng)用選擇適合的Virtex-5開(kāi)始。為便于本文敘述，我們假定IP模塊已經(jīng)過(guò)匯編，并且已經(jīng)就緒備用或已經(jīng)用CORE Generator生成。 [b]　　針對(duì)應(yīng)用選擇適合的器件[/b] 　　...
2014-04-09

--BBS主題帖: RocketIO及其在高速數(shù)據(jù)傳輸中的應(yīng)用

在高速電路系統(tǒng)設(shè)計(jì)中，差分串行通信方式正在取代并行總線方式，以滿足系統(tǒng)對(duì)高帶寬數(shù)據(jù)通信的需求。RocketIO是Virtex2 Pro以上系列中集成的專用高速串行數(shù)據(jù)收發(fā)模塊，可用于實(shí)現(xiàn)吉比特的數(shù)據(jù)傳輸，適用于多種高速數(shù)據(jù)傳輸協(xié)議。依據(jù)實(shí)際工程應(yīng)用需求，提出了基于RocketIO的高速串行數(shù)據(jù)傳輸系統(tǒng)解決...
2014-04-09

--BBS主題帖: 基于賽靈思FPGA的高速通信系統(tǒng)研究

作者：吳強(qiáng) 李濤現(xiàn)代電子技術(shù) 遠(yuǎn)程通信系統(tǒng)和遠(yuǎn)程監(jiān)控系統(tǒng)對(duì)信號(hào)傳輸有兩方面的要求：一方面要求接口靈活且有較高的數(shù)據(jù)傳輸帶寬；另一方面要求系統(tǒng)的傳輸距離遠(yuǎn)。傳統(tǒng)接口如UART，USB，以太網(wǎng)等在傳輸帶寬和傳輸距離上均無(wú)法滿足要求。低壓差分信號(hào)(LVDS)是一種低擺幅的差分信號(hào)技術(shù)。LVDS的恒流...
2014-04-09

--BBS主題帖: 賽靈思Virtex-5 FPGA力助LTE仿真器

功能強(qiáng)大的可編程邏輯平臺(tái)使得Prisma Engineering 公司能夠針對(duì)所有蜂窩網(wǎng)絡(luò)提供可重配置無(wú)線測(cè)試設(shè)備。作者： Catello Antonio De Rosa 高級(jí)設(shè)計(jì)工程師兼 FPGA 專家 Prisma Engineering 公司 [email=catellodr@prisma-eng.com][color=#086782]catellodr@prisma-eng.com[/color][/email] 長(zhǎng)期演進(jìn) ...
2014-04-09

--BBS主題帖: 手把手課堂:賽靈思FPGA設(shè)計(jì)時(shí)序約束指南

作者：Austin Lesea，首席工程師 Xilinx Inc. [email=Austin.lesea@xilinx.com][color=#086782]Austin.lesea@xilinx.com[/color][/email] 作為賽靈思用戶論壇的定期訪客（見(jiàn) [url=http://forums.xilinx.com/][color=#086782]http://forums.xilinx.com[/color][/url] ），我注意到新用戶往往對(duì)時(shí)序收...
2014-04-09

--BBS主題帖: 如何發(fā)現(xiàn)并解決FPGA設(shè)計(jì)中的時(shí)序問(wèn)題

耗費(fèi)數(shù)月精力做出的設(shè)計(jì)卻無(wú)法滿足時(shí)序要求，這確實(shí)非常令人傷心。然而，試圖正確地對(duì)設(shè)計(jì)進(jìn)行約束以保證滿足時(shí)序要求的過(guò)程幾乎同樣令人費(fèi)神。找到并確定時(shí)序約束本身通常也是非常令人頭痛的問(wèn)題。時(shí)序問(wèn)題的惱人之處在于沒(méi)有哪種方法能夠解決所有類型的問(wèn)題。由于客戶對(duì)于和現(xiàn)場(chǎng)應(yīng)用工程師共享源代...
2014-04-09

1... 上一頁(yè) 53 54 55 56 57 58 59 60 61 62 63 下一頁(yè) 94

關(guān)鍵字搜索分類查看

新品(78)

技術(shù)文章(161)

解決方案(106)

論壇帖子(939)

博客日志(268)

主站蜘蛛池模板：阿鲁科尔沁旗| 晋宁县| 平乡县| 昌平区| 浪卡子县| 孟津县| 错那县| 舞阳县| 孝感市| 江津市| 杭锦后旗| 襄垣县| 宣化县| 昌乐县| 定陶县| 崇礼县| 古丈县| 庆城县| 应城市| 南郑县| 建德市| 稻城县| 湾仔区| 集安市| 黎城县| 和田县| 刚察县| 邵阳市| 玉屏| 随州市| 固始县| 莆田市| 资中县| 盐边县| 仁寿县| 花莲县| 沁水县| 望奎县| 孝昌县| 五河县| 清丰县|