电影一区二区三区_亚洲激情二区_亚洲欧洲成人av每日更新_91超碰国产在线

<button id="uqgyw"></button>

<bdo id="uqgyw"></bdo><code id="uqgyw"><tr id="uqgyw"></tr></code>

<li id="uqgyw"></li>

<code id="uqgyw"><acronym id="uqgyw"></acronym></code><code id="uqgyw"></code>

<abbr id="uqgyw"><source id="uqgyw"></source></abbr>

<center id="uqgyw"><acronym id="uqgyw"></acronym></center><tfoot id="uqgyw"></tfoot>

<button id="uqgyw"></button>

設(shè)為首頁網(wǎng)站地圖加入收藏

應(yīng)用開發(fā)

VR/無人機(jī)| 智能照明| 智能家居| 工業(yè)自動化| 測試測量| 人工智能| 碳化硅/氮化鎵| 智能電源及能源| 智能可穿戴| 智能手機(jī)| 智能醫(yī)療及看護(hù)| 通信及物聯(lián)網(wǎng)| 智能交通及汽車

↓在 電子百科 中搜索到 22 條關(guān)于“Altera”的信息，用時:0.002 sec.

MAX+plus II

Max+plusⅡ是Altera公司提供的FPGA/CPLD開發(fā)集成環(huán)境，Altera是世界上最大可編程邏輯器件的供應(yīng)商之一。Max+plusⅡ界面友好，使用便捷，被譽為業(yè)界最易用易學(xué)的EDA軟件。在Max+plusⅡ上可以完成設(shè)計輸入、元件適配、時序仿真和功能仿真、編程下載整個流程，它提供了一種與結(jié)構(gòu)無關(guān)的...
2012-08-21

Quartus II

　　Quartus II 是Altera公司的綜合性PLD/FPGA開發(fā)軟件，支持原理圖、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多種設(shè)計輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計輸入到硬件配置的完整PLD設(shè)計流程。　　Quartus II可以在XP、Linux以及Unix上使用，除了...
2012-08-21

Verilog HDL

Verilog HDL是一種硬件描述語言（HDL:Hardware Discription Language），是一種以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。　　Verilog HDL和VHDL是目前世界上最流行的兩種硬件描述語言，都是在20世紀(jì)80年代中期...
2012-08-16

NIOS嵌入式處理器

于2001年首次推出，創(chuàng)新的Nios® 嵌入式處理器成為業(yè)界第一款專門針對FPGA的商用處理器。自此以后，眾多的FPGA用戶采用了Altera提供的Nios和Nios II處理器。　　Altera建議新設(shè)計采用Nios II處理器。　　在二○世紀(jì)九十年度末，可編程邏輯器件（PLD）的復(fù)雜度已經(jīng)能夠在...
2012-08-16

Nios II

Nios II系列軟核處理器是Altera的第二代FPGA嵌入式處理器，其性能超過200DMIPS，在Altera FPGA中實現(xiàn)僅需35美分。Altera的Stratix 、Stratix GX、 Stratix II和 Cyclone系列FPGA全面支持Nios II處理器，以后推出的FPGA器件也將支持Nios II。　　自Altera于2000年推出第一代16位Nio...
2012-08-16

handel-c

　一、簡介　　Handle-C為新一代硬件描述語言編譯工具，過去因為太復(fù)雜而不能用硬件描述語言表示的算法以及由于處理器運行速度太慢而不能處理的算法，現(xiàn)在都可以利用Handle-C語言在大規(guī)模FPGA硬件上得以實現(xiàn)。設(shè)計者可以利用Handle-C語言，能在很短的時間里創(chuàng)建更龐大、更復(fù)雜和更高速的系統(tǒng)。　　可...
2012-08-13

結(jié)構(gòu)化ASIC

　結(jié)構(gòu)化ASIC是一種各項特性表現(xiàn)皆介于FPGA與ASIC間的訂產(chǎn)型芯片，它在量產(chǎn)成本、邏輯閘利用率、功耗用電、效能速度等表現(xiàn)上優(yōu)于FPGA，但又不如純ASIC表現(xiàn)的優(yōu)異，同時也具有FPGA的可程序化邏輯功效，以及加速芯片的研發(fā)設(shè)計速度與修改彈性，使芯片能更快完成并投入市場，以及減省日后修改電路的成本耗...
2012-08-13

FPGA開發(fā)板

FPGA開發(fā)板在基于MCU、定制ASIC和體積龐大的電線束來實現(xiàn)引擎及控制電子的系統(tǒng)方案已發(fā)展至接近其技術(shù)和應(yīng)用極限，汽車工業(yè)正面臨新的設(shè)計挑戰(zhàn)。傳統(tǒng)意義上，硬件工程師搭配使用現(xiàn)場可編程門陣列(FPGA)技術(shù)，以及專為嵌入式專家度身定制的編程工具。然而隨著FPGA速度和價格優(yōu)勢的逐步顯現(xiàn)，缺少數(shù)字硬...
2012-04-01

DSP Builder

Altera可編程邏輯器件(PLD)中的DSP系統(tǒng)設(shè)計需要高級算法和HDL開發(fā)工具。Altera DSP Builder將The MathWorks MATLAB和Simulink系統(tǒng)級設(shè)計工具的算法開發(fā)、仿真和驗證功能與VHDL綜合、仿真和Altera開發(fā)工具整合在一起，實現(xiàn)了這些工具的集成。　　 DSP Builder在算法友好的開發(fā)環(huán)境中幫助設(shè)計人員生成D...
2012-01-04

NiosⅡ

Nios Ⅱ嵌入式處理器是ALTERA公司推出的采用哈佛結(jié)構(gòu)、具有32位指令集的第二代片上可編程的軟核處理器, 其最大優(yōu)勢和特點是模塊化的硬件結(jié)構(gòu), 以及由此帶來的靈活性和可裁減性。相對于傳統(tǒng)的處理器, Nios Ⅱ系統(tǒng)可以在設(shè)計階段根據(jù)實際的需求來增減外設(shè)的數(shù)量和種類。設(shè)計者可以使用ALTERA 提供的開發(fā)工...
2011-11-28

上一頁 1 2 3 下一頁

關(guān)鍵字搜索分類查看

新聞(41)

新品(217)

技術(shù)文章(136)

解決方案(33)

論壇帖子(5193)

博客日志(908)

電子百科(22)

下載(48)

主站蜘蛛池模板：罗城| 广灵县| 杭锦旗| 桓仁| 上高县| 上饶县| 临清市| 喀喇沁旗| 松原市| 宜兰市| 堆龙德庆县| 武义县| 江陵县| 巫山县| 株洲县| 泸溪县| 武宁县| 江永县| 蛟河市| 乌审旗| 青阳县| 阿克陶县| 石泉县| 台山市| 富平县| 永康市| 额济纳旗| 特克斯县| 柏乡县| 松溪县| 容城县| 长子县| 探索| 白水县| 诸暨市| 东港市| 福贡县| 巴楚县| 三门峡市| 合江县| 行唐县|

<strike id="ukwue"></strike>

<strike id="ukwue"></strike>

<rt id="ukwue"><tr id="ukwue"></tr></rt>

<bdo id="ukwue"></bdo>

<li id="ukwue"></li>

<code id="ukwue"></code>

<rt id="ukwue"></rt>