前往首頁 聯系我們 網站地圖
Cadence設計系統公司和中芯國際共同宣布，一個支持射頻設計方案的新的0.18微米SMIC CMOS射頻工藝設計工具包將正式投入使用。 新的0.18微米SMIC CMOS射頻工藝設計工具包(PDK)已成功通過驗證，正式進入中國射頻集成電路設計市場。其驗證包括代表性設計IP的硅交互作用測試，如PLLs，集中于仿真結果和快速設... （來源：新品頻道）
射頻工藝設計工具包 2007-8-10 13:16
Cadence設計系統公司發布了首個低功耗設計"錦囊"，使處于不同經驗水平的工程師，均可以最小的風險、成本和開發時間來采用低功耗技術。做為Cadence低功耗設計解決方案的補充，Cadence 低功耗設計方法學錦囊(Cadence Low-Power Methodology Kit) 提供了一個覆蓋邏輯設計、功能驗證和物理實現的... （來源：新品頻道）
設計方法學錦囊消費電子設計 2007-5-16 15:40
Cadence設計系統公司發布了Cadence Virtuoso Multi-Mode Simulation (MMSIM 6.2版)。這是電子設計工業內首個端到端的定制IC模擬與驗證解決方案，使用通用、全集成的網表和模型數據庫來仿真射頻、模擬、存儲器和混合信號設計及設計模塊。這款突破性產品能夠讓設計者在仿真引擎間自由切換，而不會產生任何... （來源：新品頻道）
定制IC仿真和驗證方案Virtuoso 2007-5-16 15:38
中電網 中國電子行業研發工程師一站式服務平臺
關于中電網 廣告招商 聯系我們 招聘信息 友情鏈接 中電網導航 手機中電網 中電網官方微博
Copyright © 2000-2025 中電網 版權所有 京ICP備19016262號-2 京公網安備 11010802037127號
Tel: 010-53682288, 0755-33322333 Fax: 0755-33322099
搜索到3條【設計方法學錦囊】相關的全部。
查看關鍵詞的分類頻道
中電網官方微博