前往首頁 聯(lián)系我們 網(wǎng)站地圖
最新人工智能（AI）驅動系統(tǒng)對算力和輸入輸出（IO）的需求，已遠超工藝節(jié)點升級所能承載的范疇。若一味追求更大尺寸的芯片（逼近掩模版尺寸極限），會導致良率下滑、成本攀升。此外，部分模擬電路和IO功能難以從先進工藝節(jié)點中獲得顯著收益。而遷移到新工藝節(jié)點，實則是讓這些功能運行在成本陡增的晶圓... （來源：技術文章頻道）
芯粒設計人工智能AI 2025-9-5 11:37
作者：Ettore Giliberti，SmartDV Technologies資深應用工程師 在當今的高性能計算領域，確保處理器、存儲和加速器之間快速可靠的通信對系統(tǒng)性能和可擴展性至關重要。因此，就誕生了Compute Express Link®（CXL®）標準：其目標是實現(xiàn)一致的內(nèi)存訪問、低延遲的數(shù)據(jù)傳輸，以及不同先進架構之間... （來源：技術文章頻道）
計算芯片設計CXL 2025-9-4 16:02
瀾起科技宣布，推出基于CXL® 3.1 Type 3標準設計的內(nèi)存擴展控制器(MXC)芯片M88MX6852，并已開始向主要客戶送樣測試。該芯片全面支持CXL.mem和CXL.io協(xié)議，致力于為下一代數(shù)據(jù)中心服務器提供更高帶寬、更低延遲的內(nèi)存擴展和池化解決方案。 瀾起科技CXL 3.1內(nèi)存擴展控制器（MXC） 瀾起科技... （來源：新品頻道）
瀾起科技內(nèi)存擴展控制器 2025-9-3 09:28
瀾起科技今日宣布推出基于 CXL 3.1 Type 3 標準設計的內(nèi)存擴展控制器 (MXC) 芯片 M88MX6852。該芯片全面支持 CXL.mem 和 CXL.io 協(xié)議，目前已開始向主要客戶送樣測試。 M88MX6852 采用 PCIe 6.2 PHY（物理層）接口，擁有 8 條 PCIe / CXL 通道并可靈活拆分為 2 個 ×4... （來源：新品頻道）
瀾起科技控制器 2025-9-1 14:35
廣東橫琴 ——瀾起科技今日宣布，推出基于CXL® 3.1 Type 3標準設計的內(nèi)存擴展控制器(MXC)芯片M88MX6852，并已開始向主要客戶送樣測試。該芯片全面支持CXL.mem和CXL.io協(xié)議，致力于為下一代數(shù)據(jù)中心服務器提供更高帶寬、更低延遲的內(nèi)存擴展和池化解決方案。 瀾起科技CXL 3.1內(nèi)存擴... （來源：新聞頻道）
cpu核 2025-9-1 13:08
在數(shù)字化轉型浪潮與數(shù)據(jù)安全需求的雙重驅動下，瀾起科技今日重磅推出第六代津逮® 性能核 CPU （以下簡稱 C6P ）。這款融合突破性架構、全棧兼容性與芯片級安全防護的高性能服務器處理器，旨在為數(shù)據(jù)中心、人工智能、云計算及關鍵行業(yè)基礎設施提供強大的算力引擎。 瀾起科技第六代津逮性能... （來源：新品頻道）
瀾起科技CPU 2025-8-15 14:12
英特爾今日在韓國首爾舉行了 Intel AI Summit Seoul 2025 活動，出席本次 AI 峰會的 SK 海力士代表的演示文稿披露了多項關鍵信息。 ▲ "Jaguar Shore" 存在拼寫錯誤，末尾應該多一個 s SK 海力士代表提到該企業(yè)正與英特爾在大帶寬、大容量內(nèi)存方面合作，除面向現(xiàn)有至強 6000P &quo... （來源：新聞頻道）
SK 海力士英特爾AIHBM4 2025-7-1 16:36
作者：SmartDV Technologies全球銷售總監(jiān)Mohith Haridoss 隨著人工智能（AI）大模型的快速發(fā)展以及邊緣智能（Edge AI）的廣泛興起，越來越多的高性能并行處理器（如GPU）和更多的邊緣和端側AI系統(tǒng)級芯片（AI SoC）在市場上不斷攻城掠地；與此同時，除了傳統(tǒng)的處理器和MCU企業(yè)轉向智能智算芯片，... （來源：技術文章頻道）
智算芯片AI人工智能 2025-6-16 16:17
提供高算力密度的AI加速能力、多芯片擴展支持及3D堆疊內(nèi)存集成能力 芯原股份（芯原，股票代碼：688521.SH）今日宣布其高性能、可擴展的GPGPU-AI計算IP的最新進展，這些IP現(xiàn)已為新一代汽車電子和邊緣服務器應用提供強勁賦能。通過將可編程并行計算能力與人工智能（AI）加速器相融合，這些IP在熱和功耗... （來源：新聞頻道）
芯原GPGPU AI汽車 2025-6-11 10:36
加拿大半導體IP公司Alphawave Semi 宣布其 UCIe IP 子系統(tǒng)成功流片，采用臺積電2nm（N2） 工藝，支持 36G Die-to-Die 數(shù)據(jù)速率。該 IP 與臺積電 的 Chip-on-Wafer-on-Substrate （CoWoS） 先進封裝技術完全集成，為下一代小芯片（Chiplet）架構解鎖了突破性的帶寬密度和可擴展性。 這一里程碑建立在... （來源：新聞頻道）
AlphawaveCoWoS 2025-6-6 13:08
中電網(wǎng) 中國電子行業(yè)研發(fā)工程師一站式服務平臺
關于中電網(wǎng) 廣告招商 聯(lián)系我們 招聘信息 友情鏈接 中電網(wǎng)導航 手機中電網(wǎng) 中電網(wǎng)官方微博
Copyright © 2000-2025 中電網(wǎng) 版權所有 京ICP備19016262號-2 京公網(wǎng)安備 11010802037127號
Tel: 010-53682288, 0755-33322333 Fax: 0755-33322099
搜索到224條【CXL】相關的全部。
查看關鍵詞的分類頻道
中電網(wǎng)官方微博