大賽簡介 日前,米爾電子2025年舉辦的米爾-安路飛龍派FPGA/FPSoC創意開發大賽圓滿落幕,吸引了眾多工程師踴躍參與。為持續推動技術創新,米爾電子現重磅推出第二期福利活動——基于安路DR1M90開發板的創意秀,再次免費贈送30套FPGA開發板,旨在鼓勵工程師突破思維邊界,通過實踐探索安路飛... (來源:新聞頻道)
FPGA開發板米爾 2025-9-22 13:33
1、虛擬原型:芯片設計領域的革新利器 芯片設計公司長期面臨雙重挑戰:既要研發高性能芯片方案,又得縮短周期搶先推新。當下,系統與軟件的復雜度與日俱增,傳統軟件開發方法在當下復雜形勢中弊端漸顯,如介入時間靠后增加了開發周期,難滿足行業發展,革新勢在必行。“Shift Left”&mdas... (來源:技術文章頻道)
思爾芯Genesis仿真 2025-7-16 10:15
2025年6月12日,由安路科技主辦的2025 FPGA技術沙龍在南京正式召開,深圳市米爾電子有限公司(簡稱:米爾電子)作為國產FPGA的代表企業出席此次活動。米爾電子發表演講,并展出米爾基于安路飛龍派的核心板和解決方案。現場,米爾與技術專家及生態伙伴共聚一堂,探討前沿技術趨勢,解鎖定制化解決方案,... (來源:新聞頻道)
米爾電子國產FPGAFPGA核心板FPGA開發板 2025-6-20 09:12
以芯為基,智創未來。近日,領先的嵌入式模組廠商-米爾電子正式與國產FPGA企業安路科技達成IDH生態戰略合作。雙方將圍繞安路科技飛龍SALDRAGON系列高性能FPSoC,聯合開發核心板、開發板及行業解決方案,助力開發者開發成功,加速工業控制、邊緣智能、汽車電子等領域的創新應用落地。... (來源:新聞頻道)
米爾電子安路科技FPGA核心板FPGA開發板安路飛龍派 2025-4-25 15:50
數字芯片設計驗證經驗分享:將ASIC IP核移植到FPGA上——更新概念并推動改變以完成充滿挑戰的任務! 作者:Philipp Jacobsohn,SmartDV首席應用工程師Sunil Kumar,SmartDV FPGA設計總監本系列文章從數字芯片設計項目技術總監的角度出發,介紹了如何將芯片的產品定義與設計和驗證規劃進行結合,詳細講述... (來源:技術文章頻道)
數字芯片設計ASIC IPFPGA 2024-8-1 10:20
作者:Philipp Jacobsohn,SmartDV首席應用工程師Sunil Kumar,SmartDV FPGA設計總監本文從數字芯片設計項目技術總監的角度出發,介紹了如何將芯片的產品定義與設計和驗證規劃進行結合,詳細講述了在FPGA上使用IP核來開發ASIC原型項目時,必須認真考慮的一些問題。文章從介紹使用預先定制功能即IP核的必... (來源:新聞頻道)
ASIC IP核移植到FPGA數字芯片設計 2024-7-26 10:32
幾十年來,數字芯片設計復雜度不斷攀升,使芯片驗證面臨資金與時間的巨大挑戰。在早期,開發者為了驗證芯片設計是否符合預期目標,不得不依賴于耗時的仿真結果或是等待實際芯片生產(流片)的成果。無論是進行多次仿真模擬還是面臨流片失敗,都意味著巨大的時間和金錢成本。隨著EDA(電子設計自動化)驗... (來源:技術文章頻道)
BYO FPGA EDA 2024-3-29 10:06
數據中心加速解決方案中國信通院《數據中心白皮書2022》報告顯示,2021年全球數據中心市場規模超過679億美元,較2020年增長9.8%。隨著數據視頻化趨勢加強,以及遠程辦公普及程度提高,數據中心市場呈現出穩健增長的趨勢。但這也帶來聯網數據的爆炸式增長,對數據中心的數據處理能力提出巨大挑戰。各種加... (來源:技術文章頻道)
FPGA數據中心 2022-12-29 10:48
Codasip大學項目與Intel Pathfiner for RISC-V合作,將Codasip RISC-V IP核、Codasip Studio開發環境和Intel的FPGA平臺帶入本科和研究生課程。鑒于英特爾開拓者生態系統的擴展,Codasip的大學項目目前正在與多所大學合作,為學生提供Codasip Studio和基于項目的RISC-V作業。從2023年秋季開始,Codasip大... (來源:新聞頻道)
Codasip 英特爾 RISC-V 2022-12-6 13:43
SDRAM有一個同步接口,在響應控制輸入前會等待一個時鐘信號,這樣就能和計算機的系統總線 同步。時鐘被用來驅動一個有限狀態機,對進入的指令進行管線(Pipeline)操作。這使得SDRAM與沒有同步接口的異步DRAM相比,可以有一個更復雜的操作模式。管線 意味著芯片可以在處理完之前的指令前,接受一個新的指... (來源:技術文章頻道)
FPGA開發板 SDRAM 2022-11-29 10:26